Autor der Publikation

An Efficient Highly Adaptive and Deadlock-Free Routing Algorithm for 3D Network-on-Chip.

, , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 99-A (7): 1334-1344 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An Efficient Highly Adaptive and Deadlock-Free Routing Algorithm for 3D Network-on-Chip., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 99-A (7): 1334-1344 (2016)An FPGA Connect6 Solver with a two-stage pipelined evaluation., , , , , , , , , und . FPT, Seite 1-4. IEEE, (2011)Realizability of Score Sequence Pair of an (r1l, r12, r22)-Tournament., , und . APCCAS, Seite 1019-1022. IEEE, (2006)Identifying contents page of documents., , und . ICPR, Seite 696-700. IEEE Computer Society, (1996)An RFID-based multi-service system for supporting conference events., , , , , und . AMT, Seite 435-439. IEEE, (2005)A Traffic-Robust Routing Algorithm for Network-on-Chip Systems., , , und . MCSoC, Seite 209-216. IEEE, (2019)PDA-HyPAR: Path-diversity-aware hybrid planar adaptive routing algorithm for 3D NoCs., , , und . ISQED, Seite 131-137. IEEE, (2018)Efficient GA Approach Combined with Taguchi Method for Mixed Constrained Circuit Design., , , und . ICCSA Workshops, Seite 290-293. IEEE Computer Society, (2011)A Time-based Leakage-aware Algorithm for Task Placement and Scheduling Problem on Dynamic Reconfigurable FPGA., , , und . ICSAI, Seite 501-506. IEEE, (2018)Real Time Gesture Recognition Using Eigenspace from Multi Input Image Sequence., und . FG, Seite 428-435. IEEE Computer Society, (1998)