( en | de | ru )

 

Disambiguierung von "Yin, Shouyi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Bit-width Adaptive Accelerator Design for Convolution Neural Network.

, , , , , , und . ISCAS, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shouyi Zhang

Shouyi Zhang

Lu Yin

Renfu Yin

Li Yin

 

Weitere Publikationen von Autoren mit dem selben Namen

Battery aware tasks allocating algorithm for multi-battery operated system., , , und . APCCAS, Seite 875-878. IEEE, (2010)Extending lifetime of battery-powered coarse-grained reconfigurable computing platforms., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)A reconfigurable multi-processor SoC for media applications., , , , , und . ISCAS, Seite 2011-2014. IEEE, (2010)A high efficient baseband transceiver for IEEE 802.15.4 LR-WPAN systems., , , , und . ASICON, Seite 224-227. IEEE, (2011)Disturbance Aware Memory Partitioning for Parallel Data Access in STT-RAM., , und . DAC, Seite 84:1-84:6. ACM, (2017)Efficient memory partitioning for parallel data access in multidimensional arrays., , , , und . DAC, Seite 160:1-160:6. ACM, (2015)MapReduce inspired loop mapping for coarse-grained reconfigurable architecture., , , und . Sci. China Inf. Sci., 57 (12): 1-14 (2014)A Novel Composite Method to Accelerate Control Flow on Reconfigurable Architecture (Abstract Only)., , , , und . FPGA, Seite 270. ACM, (2015)An Ultra-High Energy-Efficient Reconfigurable Processor for Deep Neural Networks with Binary/Ternary Weights in 28NM CMOS., , , , , , und . VLSI Circuits, Seite 37-38. IEEE, (2018)Sandwich-RAM: An Energy-Efficient In-Memory BWN Architecture with Pulse-Width Modulation., , , , , , und . ISSCC, Seite 394-396. IEEE, (2019)