( en | de | ru )

 

Disambiguierung von "Zorian, Yervant"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Choosing flows and methodologies for SoC design.

, , , , und . DAC, Seite 167. ACM, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Zorian, Yervant
Eine Person hinzufügen mit dem Namen Zorian, Yervant
 

Weitere Publikationen von Autoren mit dem selben Namen

System chip test: how will it impact your design?, und . DAC, Seite 136-141. ACM, (2000)Panel Session - Vertical integration versus disaggregation.. DATE, Seite 602. IEEE, (2009)International Test Conference in Asia (ITC-Asia) - Bridging ITC and Test Community in Asia., , , , und . ITC, Seite 1-4. IEEE, (2019)Leveraging Infrastructure IP for SoC Yield.. Asian Test Symposium, Seite 3-5. IEEE Computer Society, (2003)T1: Design for Manufacturability., und . Asian Test Symposium, IEEE Computer Society, (2005)Embedded tutorial: TRP: integrating embedded test and ATE., , , , , , , , und . DATE, Seite 34-37. IEEE Computer Society, (2001)Securing test infrastructure of system-on-chips., , , und . EWDTS, Seite 1-4. IEEE Computer Society, (2016)Experimental study on Hamming and Hsiao codes in the context of embedded applications., , , und . EWDTS, Seite 1-4. IEEE Computer Society, (2017)Analyzing the test generation problem for an application-oriented test of FPGAs., , , , und . ETW, Seite 75-80. IEEE Computer Society, (2000)An Efficient March-Based Three-Phase Fault Location and Full Diagnosis Algorithm for Realistic Two-Operation Dynamic Faults in Random Access Memories., , und . VTS, Seite 95-100. IEEE Computer Society, (2008)