( en | de | ru )

 

Disambiguierung von "Houdt, Jan Van"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Doped GeSe materials for selector applications.

, , , , , , , , , , und . ESSDERC, Seite 168-171. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jan van Weeren

Jan van Neerven

Jan van Üüm

Jan ˜vanœ Calker

Jan Van Goethem

 

Weitere Publikationen von Autoren mit dem selben Namen

A flash memory technology with quasi-virtual ground array for low-cost embedded applications., , , , , , , , , und . IEEE J. Solid State Circuits, 36 (6): 969-978 (2001)Cross-cell interference variability aware model of fully planar NAND Flash memory including line edge roughness., , , , und . Microelectron. Reliab., 51 (5): 919-924 (2011)Characterization of charge trapping in SiO2/Al2O3 dielectric stacks by pulsed C-V technique., , , , und . Microelectron. Reliab., 47 (4-5): 508-512 (2007)Trap-polarization interaction during low-field trap characterization on hafnia-based ferroelectric gatestacks., , , , , , , , , und . IRPS, Seite 12-1. IEEE, (2022)Degradation mechanism of amorphous IGZO-based bipolar metal-semiconductor-metal selectors., , , , , , , , , und 1 andere Autor(en). IRPS, Seite 10-1. IEEE, (2022)Understanding the memory window in 1T-FeFET memories: a depolarization field perspective., , , , , , , und . IMW, Seite 1-4. IEEE, (2021)Novel Cross-Point Architecture utilizing Distributed Diode Selector for Read Margin Amplification., , , , , , , , , und 1 andere Autor(en). IMW, Seite 1-4. IEEE, (2024)Optimization of Retention in Ferroelectricity Boosted Gate Stacks for 3D NAND., , , , , , , und . IMW, Seite 1-4. IEEE, (2023)Novel level-identifying circuit for flash multilevel memories., , , und . IEEE J. Solid State Circuits, 33 (7): 1090-1095 (1998)Trades-off between lithography line edge roughness and error-correcting codes requirements for NAND Flash memories., , , , , , , und . Microelectron. Reliab., 52 (3): 525-529 (2012)