( en | de | ru )

 

Disambiguierung von "Tsui, Chi-Ying"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low Power Rake Receiver and Viterbi Decoder Design for CDMA Applications.

, , und . Wireless Personal Communications, 14 (1): 49-64 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ying Chi

Chi Lan Tsui

Matthew Tsui

Ying Ying

Tung Yu Tsui

 

Weitere Publikationen von Autoren mit dem selben Namen

A low power Viterbi decoder implementation using scarce state transition and path pruning scheme for high throughput wireless applications., und . ISLPED, Seite 406-411. ACM, (2006)A traffic-aware adaptive routing algorithm on a highly reconfigurable network-on-chip architecture., , , , und . CODES+ISSS, Seite 161-170. ACM, (2012)A thermal-aware application specific routing algorithm for Network-on-Chip design., und . ASP-DAC, Seite 449-454. IEEE, (2011)Low-latency approximate matrix inversion for high-throughput linear pre-coders in massive MIMO., und . VLSI-SoC, Seite 1-5. IEEE, (2016)A fault-tolerant network-on-chip design using dynamic reconfiguration of partial-faulty routing resources., , und . VLSI-SoC, Seite 192-195. IEEE, (2011)A Two-Staged Adaptive Successive Cancellation List Decoding for Polar Codes., , und . ISCAS, Seite 1-5. IEEE, (2019)An efficient Network-on-Chip (NoC) based multicore platform for hierarchical parallel genetic algorithms., , , , , und . NOCS, Seite 17-24. IEEE, (2014)Low Complexity SST Viterbi Decoder., und . VTC Fall, Seite 1-2. IEEE, (2006)Finite state machine partitioning for low power., und . ISCAS (1), Seite 306-309. IEEE, (1999)Design and implementation of high-speed arbiter for large scale VOQ crossbar switches., , und . ISCAS (2), Seite 308-311. IEEE, (2003)