( en | de | ru )

 

Disambiguierung von "Ottavi, Gianmarco"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reducing Load-Use Dependency-Induced Performance Penalty in the Open-Source RISC-V CVA6 CPU.

, , , und . DSD, Seite 429-435. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Ottavi, Gianmarco
Eine Person hinzufügen mit dem Namen Ottavi, Gianmarco
 

Weitere Publikationen von Autoren mit dem selben Namen

A Mixed-Precision RISC-V Processor for Extreme-Edge DNN Inference., , , , , und . ISVLSI, Seite 512-517. IEEE, (2020)Dustin: A 16-Cores Parallel Ultra-Low-Power Cluster With 2b-to-32b Fully Flexible Bit-Precision and Vector Lockstep Execution Mode., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (6): 2450-2463 (2023)Marsellus: A Heterogeneous RISC-V AI-IoT End-Node SoC With 2-8 b DNN Acceleration and 30%-Boost Adaptive Body Biasing., , , , , , , , , und . IEEE J. Solid State Circuits, 59 (1): 128-142 (Januar 2024)A 12.4TOPS/W @ 136GOPS AI-IoT System-on-Chip with 16 RISC-V, 2-to-8b Precision-Scalable DNN Acceleration and 30%-Boost Adaptive Body Biasing., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 326-327. IEEE, (2023)Culsans: An Efficient Snoop-based Coherency Unit for the CVA6 Open Source RISC-V application processor., , , , , , , , und . CoRR, (2024)End-to-end 100-TOPS/W Inference With Analog In-Memory Computing: Are We There Yet?, , , , , und . AICAS, Seite 1-4. IEEE, (2021)Reducing Load-Use Dependency-Induced Performance Penalty in the Open-Source RISC-V CVA6 CPU., , , und . DSD, Seite 429-435. IEEE, (2023)A 1.15 TOPS/W, 16-Cores Parallel Ultra-Low Power Cluster with 2b-to-32b Fully Flexible Bit-Precision and Vector Lockstep Execution Mode., , , , , , und . ESSCIRC, Seite 267-270. IEEE, (2021)Occamy: A 432-Core 28.1 DP-GFLOP/s/W 83% FPU Utilization Dual-Chiplet, Dual-HBM2E RISC-V-based Accelerator for Stencil and Sparse Linear Algebra Computations with 8-to-64-bit Floating-Point Support in 12nm FinFET., , , , , , , , , und 4 andere Autor(en). CoRR, (2024)