( en | de | ru )

 

Disambiguierung von "Yu, Zhiyi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
H.264 video parallel decoder on a 24-core processor.

, , , , und . ASICON, Seite 1-4. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhiyi Ding

Zhiyi Lv

Yu-Ting Yu

Yu-Yu Su

Sze-Man Yu

Metal complexes with enolatoimine ligands for controlled olefin polymerizations. Uni Konstanz, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

A 2D mesh NoC with self-configurable and shared-FIFOs routers., , , , und . ASICON, Seite 1-4. IEEE, (2013)A fast multi-core virtual platform and its application on software development., , , , und . ASICON, Seite 1-4. IEEE, (2013)A 65nm 39GOPS/W 24-core processor with 11Tb/s/W packet-controlled circuit-switched double-layer network-on-chip and heterogeneous execution array., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 56-57. IEEE, (2013)A low power register file with asynchronously controlled read-isolation and software-directed write-discarding., , , , und . ISCAS, Seite 349-352. IEEE, (2013)Architecture and Evaluation of an Asynchronous Array of Simple Processors., , , , , , , , und . J. Signal Process. Syst., 53 (3): 243-259 (2008)A Shared Memory Module for Asynchronous Arrays of Processors., , und . EURASIP J. Embed. Syst., (2007)High Performance, Energy Efficiency, and Scalability With GALS Chip Multiprocessors., und . IEEE Trans. Very Large Scale Integr. Syst., 17 (1): 66-79 (2009)Architecture and Physical Implementation of Reconfigurable Multi-Port Physical Unclonable Functions in 65 nm CMOS., , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 96-A (5): 963-970 (2013)Hand gesture recognition algorithm combining hand-type adaptive algorithm and effective-area ratio for efficient edge computing., , , , und . J. Electronic Imaging, (2021)A scalable and reconfigurable 2.5D integrated multicore processor on silicon interposer., , , , , und . CICC, Seite 1-4. IEEE, (2015)