( en | de | ru )

 

Disambiguierung von "Devarajegowda, Keerthikumara"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Model-based Generation of Assertions for Pre-silicon Verification.

. Kaiserslautern University of Technology, Germany, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Devarajegowda, Keerthikumara
Eine Person hinzufügen mit dem Namen Devarajegowda, Keerthikumara
 

Weitere Publikationen von Autoren mit dem selben Namen

How to Keep 4-Eyes Principle in a Design and Property Generation Flow., , und . MBMV, Seite 1-6. VDE Verlag, (2019)Extending Verilator to Enable Fault Simulation., , , , , und . MBMV, Seite 1-6. VDE/IEEE, (2021)Model-based Generation of Assertions for Pre-silicon Verification.. Kaiserslautern University of Technology, Germany, (2021)Towards Fault Simulation at Mixed Register-Transfer/Gate-Level Models., , , , , , , und . DFT, Seite 1-6. IEEE, (2021)A Machine Learning Approach for Area Prediction of Hardware Designs from Abstract Specifications., , , und . DSD, Seite 413-420. IEEE Computer Society, (2018)Fast and Accurate Model-Driven FPGA-based System-Level Fault Emulation., , , , , , , und . VLSI-SoC, Seite 1-6. IEEE, (2022)Modelling Peripheral Designs using FSM-like Notation for Complete Property Set Generation., , , , und . MCSoC, Seite 508-515. IEEE, (2023)MetaFS: Model-driven Fault Simulation Framework., , , , , , und . DFT, Seite 1-4. IEEE, (2022)G-QED: Generalized QED Pre-silicon Verification beyond Non-Interfering Hardware Accelerators., , , , , , , , , und 2 andere Autor(en). DAC, Seite 1-6. IEEE, (2023)Aspect-Oriented Design Automation with Model Transformation., , , , , , , und . VLSI-SoC, Seite 1-6. IEEE, (2021)