Autor der Publikation

Energy and Reliability Improvement of Voltage-Based, Clustered, Coarse-Grain Reconfigurable Architectures by Employing Quality-Aware Mapping.

, , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 8 (3): 480-493 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design Exploration of Energy-Efficient Accuracy-Configurable Dadda Multipliers With Improved Lifetime Based on Voltage Overscaling., , , und . IEEE Trans. Very Large Scale Integr. Syst., 28 (5): 1207-1220 (2020)Minimizing the energy-delay product of SRAM arrays using a device-circuit-architecture co-optimization framework., , und . DAC, Seite 107:1-107:6. ACM, (2016)Workload and temperature dependent evaluation of BTI-induced lifetime degradation in digital circuits., , , , , und . Microelectron. Reliab., 55 (8): 1152-1162 (2015)Optimizing the Operating Voltage of Tunnel FET-Based SRAM Arrays Equipped with Read/Write Assist Circuitry., , und . ACM Great Lakes Symposium on VLSI, Seite 415-420. ACM, (2016)X-NVDLA: Runtime Accuracy Configurable NVDLA based on Employing Voltage Overscaling Approach., und . ISQED, Seite 7-12. IEEE, (2022)Energy Consumption and Lifetime Improvement of Coarse-Grained Reconfigurable Architectures Targeting Low-Power Error-Tolerant Applications., , , und . ACM Great Lakes Symposium on VLSI, Seite 431-434. ACM, (2018)Energy and Reliability Improvement of Voltage-Based, Clustered, Coarse-Grain Reconfigurable Architectures by Employing Quality-Aware Mapping., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 8 (3): 480-493 (2018)X-NVDLA: Runtime Accuracy Configurable NVDLA Based on Applying Voltage Overscaling to Computing and Memory Units., und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (5): 1989-2002 (Mai 2023)A near-threshold 7T SRAM cell with high write and read margins and low write time for sub-20 nm FinFET technologies., , , , , und . Integr., (2015)Design Techniques for Approximate Realization of Data-Flow Graphs., , , und . Approximate Computing, Springer International Publishing, (2022)