Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Memristive Oscillatory Circuits for Resolution of NP-Complete Logic Puzzles: Sudoku Case., , , , , , und . ISCAS, Seite 1-5. IEEE, (2020)Switch folding: network-on-chip routers with time-multiplexed output ports., , , und . DATE, Seite 344-349. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Dynamic Adjustment of Test-Sequence Duration for Increasing the Functional Coverage., , , und . IVSW, Seite 61-66. IEEE, (2019)Backlog-Aware Crossbar Schedulers: A New Algorithm and its Efficient Hardware Implementation., und . Hot Interconnects, Seite 67-74. IEEE Computer Society, (2008)2D Error Correction for F/F based Arrays using In-Situ Real-Time Error Detection (RTD)., , , , , , und . DFT, Seite 1-4. IEEE, (2020)Virtual-scan: a novel approach for software-based self-testing of microprocessors., , und . ISCAS (5), Seite 237-240. IEEE, (2003)LeapConv: An Energy-Efficient Streaming Convolution Engine with Reconfigurable Stride., , und . ISVLSI, Seite 200-205. IEEE, (2022)ArrayFlex: A Systolic Array Architecture with Configurable Transparent Pipelining., , , , und . DATE, Seite 1-6. IEEE, (2023)IDLD: Instantaneous Detection of Leakage and Duplication of Identifiers used for Register Renaming., , , , , , , , und . MICRO, Seite 799-814. IEEE, (2022)Low-power dual-edge-triggered synchronous latency-insensitive systems., , , und . MOCAST, Seite 1-4. IEEE, (2018)