( en | de | ru )

 

Disambiguierung von "Terada, Kazuhiko"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Communication-Efficient Distributed Deep Learning with GPU-FPGA Heterogeneous Computing.

, , , , , , , , und . Hot Interconnects, Seite 43-46. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kazuhiko Yoshida

Kazuhiko Yoshida

Kazuhiko Sano

Kazuhiko Uzawa

Kazuhiko Yoshida

 

Weitere Publikationen von Autoren mit dem selben Namen

High-speed sorted-table search scheme for network processing., , , und . APCC, Seite 616-620. IEEE, (2015)Energy-Efficient Frame-Buffer Architecture and It's Control Schemes for ONU Power Reduction., , , , , und . GLOBECOM, Seite 1-5. IEEE, (2011)Wire-speed verification schemes for HW/SW design of 10-Gbit/s-class large-scale NW SoC using multiple FPGAs., , , , , und . FPL, Seite 639-642. IEEE, (2012)Distributed Deep Learning With GPU-FPGA Heterogeneous Computing., , , , , , , und . IEEE Micro, 41 (1): 15-22 (2021)Physical Layer OAM&P Signaling Method for 10 Gbit/s Ethernet Transport over Optical Networks., , , , , und . IEICE Trans. Commun., 88-B (10): 3952-3961 (2005)A Power Reduction Scheme with Partial Sleep Control of ONU Frame Buffer in Operation., , und . IEICE Trans. Commun., 104-B (5): 481-489 (2021)Communication-Efficient Distributed Deep Learning with GPU-FPGA Heterogeneous Computing., , , , , , , , und . Hot Interconnects, Seite 43-46. IEEE, (2020)Real time low bit-rate video coding algorithm using multi-stage hierarchical vector quantization., , , und . ICASSP, Seite 2673-2676. IEEE, (1998)