Autor der Publikation

Edge Inference Engine for Deep & Random Sparse Neural Networks with 4-bit Cartesian-Product MAC Array and Pipelined Activation Aligner.

, , , , , , und . HCS, Seite 1-21. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A virus scanning engine using a parallel finite-input memory machine and MPUs., , , und . FPL, Seite 635-639. IEEE, (2009)A packet classifier using LUT cascades based on EVMDDS (k)., , und . FPL, Seite 1-6. IEEE, (2013)Implementations of Reconfigurable Logic Arrays on FPGAs., und . FPT, Seite 217-223. IEEE, (2007)Tiny On-Chip Memory Realization of Weight Sparseness Split-CNNs on Low-end FPGAs., , und . FCCM, Seite 229. IEEE, (2020)High-Throughput Convolutional Neural Network on an FPGA by Customized JPEG Compression., , und . FCCM, Seite 1-9. IEEE, (2020)An FPGA-Based Low-Latency Accelerator for Randomly Wired Neural Networks., und . FPL, Seite 298-303. IEEE, (2020)LUT Cascades Based on Edge-Valued Multi-Valued Decision Diagrams: Application to Packet Classification., , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (1): 73-86 (2016)Filter-Wise Pruning Approach to FPGA Implementation of Fully Convolutional Network for Semantic Segmentation., , und . ARC, Volume 11444 von Lecture Notes in Computer Science, Seite 371-386. Springer, (2019)The Parallel Sieve Method for a Virus Scanning Engine., , , und . DSD, Seite 809-816. IEEE Computer Society, (2009)Demonstration of Object Detection for Event-Driven Cameras on FPGAs and GPUs., , und . FPL, Seite 461-462. IEEE Computer Society, (2018)