( en | de | ru )

 

Disambiguierung von "Dong, Sheqin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integrated interlayer via planning and pin assignment for 3D ICs.

, , , und . SLIP, Seite 99-104. ACM, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michael Döngi

Purinerge und GAbAerge Calciumsignale in Astrozyten des Bulbus olfactorius der Maus. TU Kaiserslautern, (2009)

Dong Chen

Acceleration of the spatial selective excitation of MRI via sparse approximation. TU München, (2009)

Dieter Dönges

Manfred Dönges

Klaus Georg Dönges

 

Weitere Publikationen von Autoren mit dem selben Namen

Mixed-Crossing-Avoided Escape Routing of Mixed-Pattern Signals on Staggered-Pin-Array PCBs., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 33 (4): 571-584 (2014)Thermal-Aware Placement and Routing for 3D Optical Networks-on-Chips., , , , und . ISCAS, Seite 1-4. IEEE, (2018)Network flow-based simultaneous retiming and slack budgeting for low power design., , , , , , und . ASP-DAC, Seite 473-478. IEEE, (2011)Floorplanning with abutment constraints based on corner block list., , , , , und . Integr., 31 (1): 65-77 (2001)Post-floorplanning power optimization for MSV-driven application specific NoC design., und . ISCAS, Seite 994-997. IEEE, (2014)Through-Silicon-Via assignment for 3D ICs., , , und . ASICON, Seite 353-356. IEEE, (2011)Integrated interlayer via planning and pin assignment for 3D ICs., , , und . SLIP, Seite 99-104. ACM, (2009)Stairway compaction using corner block list and its applications with rectilinear blocks., , , , , und . ACM Trans. Design Autom. Electr. Syst., 9 (2): 199-211 (2004)Application-specific Network-on-Chip synthesis: Cluster generation and network component insertion., , , , , und . ISQED, Seite 144-149. IEEE, (2011)Corner block list representation and its application to floorplan optimization., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 51-II (5): 228-233 (2004)