( en | de | ru )

 

Disambiguierung von "Beerel, Peter A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Average-case technology mapping of asynchronous burst-mode circuits.

, , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (10): 1418-1434 (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Peter A Ehrl

Peter A Schmid

Peter A Wuffli

Peter A Ehrl

Peter A Gloor

 

Weitere Publikationen von Autoren mit dem selben Namen

Neural Network Training with Approximate Logarithmic Computations., , und . ICASSP, Seite 3122-3126. IEEE, (2020)Deep-n-Cheap: An Automated Search Framework for Low Complexity Deep Learning., , , und . ACML, Volume 129 von Proceedings of Machine Learning Research, Seite 273-288. PMLR, (2020)A memory allocation and assignment method using multiway partitioning., , und . SoCC, Seite 143-144. IEEE, (2004)SystemVerilogCSP: Modeling Digital Asynchronous Circuits Using SystemVerilog Interfaces., und . CPA, Volume 68 von Concurrent Systems Engineering Series, Seite 287-302. IOS Press, (2011)High Level Modeling of Channel-Based Asynchronous Circuits Using Verilog., und . CPA, Volume 63 von Concurrent Systems Engineering Series, Seite 275-288. IOS Press, (2005)Characterizing Sparse Connectivity Patterns in Neural Networks, , , und . (2017)cite arxiv:1711.02131Comment: Presented at the 2018 Information Theory and Applications Workshop, San Diego, California.Asynchronous Design for High-Speed and Low-Power Circuits.. PATMOS, Volume 4148 von Lecture Notes in Computer Science, Seite 669. Springer, (2006)Slack matching mode-based asynchronous circuits for average-case performance., und . ICCAD, Seite 219-225. IEEE, (2013)A low latency SISO with application to broadband turbo decoding., und . IEEE J. Sel. Areas Commun., 19 (5): 860-870 (2001)Proteus: An ASIC Flow for GHz Asynchronous Designs., , und . IEEE Des. Test Comput., 28 (5): 36-51 (2011)