Autor der Publikation

Average-case technology mapping of asynchronous burst-mode circuits.

, , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (10): 1418-1434 (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A heuristic covering technique for optimizing average-case delay in the technology mapping of asynchronous burst-mode circuits., , und . EURO-DAC, Seite 284-289. IEEE Computer Society Press, (1996)Optimal Clocking and Enhanced Testability for High-Performance Self-Resetting Domino Pipelines., und . ARVLSI, Seite 200-214. IEEE Computer Society, (1999)Optimizing average-case delay in technology mapping of burst-mode circuits., , und . ASYNC, Seite 244-260. IEEE Computer Society, (1996)A self-timed real-time sorting network., , , , und . ICCD, Seite 427-434. IEEE Computer Society, (1998)Practical Advances in Asynchronous Design., , und . ICCD, Seite 662-668. IEEE Computer Society, (1997)Practical Advances in Asynchronous Design and in Asynchronous/Synchronous Interfaces., , und . DAC, Seite 104-109. ACM Press, (1999)Automatic synthesis of extended burst-mode circuits. I.(Specification and hazard-free implementations)., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (2): 101-117 (1999)BDD-based synthesis of extended burst-mode controllers., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 17 (9): 782-792 (1998)Min-max timing analysis and an application to asynchronous circuits., , und . Proc. IEEE, 87 (2): 332-346 (1999)High-performance asynchronous pipeline circuits., , und . ASYNC, Seite 17-28. IEEE Computer Society, (1996)