( en | de | ru )

 

Disambiguierung von "Chattopadhyay, Santanu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An ILP-based floorplan-aware path synthesis technique for Application-Specific NoC design.

, und . RAIT, Seite 543-548. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Anupam Chattopadhyay

Santanu Sarma

Santanu Mukherjee

Dhrupadi Chattopadhyay

Santanu Pal

 

Weitere Publikationen von Autoren mit dem selben Namen

A hardware based low temperature solution for VLSI testing using decompressor side masking., , , und . ISCAS, Seite 637-640. IEEE, (2015)Low power finite state machine synthesis using power-gating., , und . Integr., 44 (3): 175-184 (2011)An ATE assisted DFD technique for volume diagnosis of scan chains., , , und . DAC, Seite 31:1-31:6. ACM, (2013)Application Mapping Onto Mesh-of-Tree Based Network-on-Chip Using Discrete Particle Swarm Optimization., , und . ISED, Seite 172-176. IEEE, (2012)Reliability-aware application mapping onto mesh based Network-on-Chip., , und . Integr., (2018)Area Constrained Performance Optimized ASNoC Synthesis with Thermal‐aware White Space Allocation and Redistribution., , und . Integr., (2018)A Deep Neural Network Augmented Approach for Fixed Polarity AND-XOR Network Synthesis., , , , , und . TENCON, Seite 2189-2193. IEEE, (2019)Fault Coverage Enhancement via Weighted Random Pattern Generation in BIST Using a DNN-Driven-PSO Approach., , , , , und . ICIT, Seite 228-233. IEEE, (2019)A Deep Neural Network Guided Testing Approach for Finite State Machines., , und . ISDCS, Seite 1-6. IEEE, (2021)Mesh-of-Tree Based Scalable Network-on-Chip Architecture., , , und . ICIIS, Seite 1-6. IEEE, (2008)