( en | de | ru )

 

Disambiguierung von "Garg, Siddharth"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low cost permanent fault detection using ultra-reduced instruction set co-processors.

, , und . DATE, Seite 933-938. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Neil Garg

Siddharth Kaza

Siddharth Nanguneri

Siddharth Hegde

Siddharth Ray

 

Weitere Publikationen von Autoren mit dem selben Namen

Vertically-addressed test structures (VATS) for 3D IC variability and stress measurements., , und . ISQED, Seite 96-103. IEEE, (2013)Fragility of the Commons under Prospect-Theoretic Risk Attitudes., , und . CoRR, (2014)EmPower: FPGA based rapid prototyping of dynamic power management algorithms for multi-processor systems on chip., , , und . FPL, Seite 41-48. IEEE, (2012)Exploiting Process Variability in Voltage/Frequency Control., , und . IEEE Trans. Very Large Scale Integr. Syst., 20 (8): 1392-1404 (2012)On Evaluating Neural Network Backdoor Defenses., und . CoRR, (2020)Adversarially Robust Learning via Entropic Regularization., , , und . CoRR, (2020)Thundervolt: enabling aggressive voltage underscaling and timing error resilience for energy efficient deep learning accelerators., , , und . DAC, Seite 19:1-19:6. ACM, (2018)Outsourcing Private Machine Learning via Lightweight Secure Arithmetic Computation., , , , , und . CoRR, (2018)HaDeS: architectural synthesis for <u>h</u>eterogeneous <u>d</u>ark <u>s</u>ilicon chip multi-processors., , , und . DAC, Seite 173:1-173:7. ACM, (2013)BandiTS: Dynamic timing speculation using multi-armed bandit based optimization., und . DATE, Seite 922-925. IEEE, (2017)