( en | de | ru )

 

Disambiguierung von "Gonzalez-Navarro, Sonia"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Genome Sequence Alignment - Design Space Exploration for Optimal Performance and Energy Architectures.

, , , , , , und . IEEE Trans. Computers, 70 (12): 2218-2233 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mónica Navarro González

Sonia Carolina Vilches González

Salvador Navarro Navarro

Martin Navarro

Guillermo Navarro

 

Weitere Publikationen von Autoren mit dem selben Namen

Accelerating Sequence Alignments Based on FM-Index Using the Intel KNL Processor., , , , , und . IEEE ACM Trans. Comput. Biol. Bioinform., 17 (4): 1093-1104 (2020)Enabling fast and energy-efficient FM-index exact matching using processing-near-memory., , , und . J. Supercomput., 77 (9): 10226-10251 (2021)Hardware design of a Binary Integer Decimal-based floating-point adder., , und . ICCD, Seite 288-295. IEEE, (2007)Floating-Point Fused Multiply-Add under HUB Format., , und . ARITH, Seite 1-8. IEEE, (2020)A Combined Decimal and Binary Floating-Point Multiplier., , , , und . ASAP, Seite 8-15. IEEE Computer Society, (2009)Hardware Design of a Binary Integer Decimal-based IEEE P754 Rounding Unit., , und . ASAP, Seite 115-121. IEEE Computer Society, (2007)Unbiased Rounding for HUB Floating-Point Addition., , und . IEEE Trans. Computers, 67 (9): 1359-1365 (2018)Normalizing or Not Normalizing? An Open Question for Floating-Point Arithmetic in Embedded Systems., und . ARITH, Seite 188-195. IEEE Computer Society, (2017)Hardware Designs for Binary Integer Decimal-Based Rounding., , , und . IEEE Trans. Computers, 60 (5): 614-627 (2011)Decimal Multiformat Online Addition., , , und . IEEE Trans. Computers, 65 (10): 3203-3209 (2016)