( en | de | ru )

 

Disambiguierung von "Zimmer, Brian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
6.6 Reference-Noise Compensation Scheme for Single-Ended Package-to-Package Links.

, , , , , , , , , , und . ISSCC, Seite 126-128. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rolf-Walter Briant

Benoît Briand

Ursula Brian

Annette Brians

Brian Alexander

 

Weitere Publikationen von Autoren mit dem selben Namen

AutoCRAFT: Layout Automation for Custom Circuits in Advanced FinFET Technologies., , , , , , , , , und . ISPD, Seite 175-183. ACM, (2022)A 2-to-20 GHz Multi-Phase Clock Generator with Phase Interpolators Using Injection-Locked Oscillation Buffers for High-Speed IOs in 16nm FinFET., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2019)An FLL-Based Clock Glitch Detector for Security Circuits in a 5nm FINFET Process., , , , , und . VLSI Technology and Circuits, Seite 146-147. IEEE, (2022)A 0.297-pJ/bit 50.4-Gb/s/wire Inverter-Based Short-Reach Simultaneous Bidirectional Transceiver for Die-to-Die Interface in 5nm CMOS., , , , , , , , , und 1 andere Autor(en). VLSI Technology and Circuits, Seite 154-155. IEEE, (2022)A RISC-V Processor SoC With Integrated Power Management at Submicrosecond Timescales in 28 nm FD-SOI., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 52 (7): 1863-1875 (2017)Optimal Clipping and Magnitude-aware Differentiation for Improved Quantization-aware Training., , , , , und . ICML, Volume 162 von Proceedings of Machine Learning Research, Seite 19123-19138. PMLR, (2022)On-chip supply power measurement and waveform reconstruction in a 28nm FD-SOI processor SoC., , , , , , , , und . A-SSCC, Seite 125-128. IEEE, (2016)6.6 Reference-Noise Compensation Scheme for Single-Ended Package-to-Package Links., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 126-128. IEEE, (2020)A 0.32-128 TOPS, Scalable Multi-Chip-Module-Based Deep Neural Network Inference Accelerator With Ground-Referenced Signaling in 16 nm., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 55 (4): 920-932 (2020)A 0.190-pJ/bit 25.2-Gb/s/wire Inverter-Based AC-Coupled Transceiver for Short-Reach Die-to-Die Interfaces in 5-nm CMOS., , , , , , , , , und 1 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)