( en | de | ru )

 

Disambiguierung von "Alpert, Charles J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
What makes a design difficult to route.

, , , , , und . ISPD, Seite 7-12. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Günther Alpert

Christian Alpert

Thomas Alpert

Hansgünther Alpert

Charles von J Russ

 

Weitere Publikationen von Autoren mit dem selben Namen

Multilevel Circuit Partitioning., , und . DAC, Seite 530-533. ACM Press, (1997)Simultaneous driver sizing and buffer insertion using a delay penalty estimation technique., , , , , , und . ISPD, Seite 104-109. ACM, (2002)GLARE: global and local wiring aware routability evaluation., , , , , , , , , und . DAC, Seite 768-773. ACM, (2012)A semi-persistent clustering technique for VLSI circuit placement., , , , und . ISPD, Seite 200-207. ACM, (2005)A fast algorithm for identifying good buffer insertion candidate locations., , und . ISPD, Seite 47-52. ACM, (2004)Datapath routing based on a decongestion metric., , und . ISPD, Seite 122-127. ACM, (2000)Accurate estimation of global buffer delay within a floorplan., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (6): 1140-1145 (2006)Methodology for Standard Cell Compliance and Detailed Placement for Triple Patterning Lithography., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 34 (5): 726-739 (2015)Closed-form expressions for extending step delay and slew metrics to ramp inputs for RC trees., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (4): 509-516 (2004)Closed-form delay and slew metrics made easy., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (12): 1661-1669 (2004)