( en | de | ru )

 

Disambiguierung von "Hong, Hao-Chiao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Cost Effective BIST Second-Order Sigma-Delta-Modulator.

, , und . DDECS, Seite 314-319. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chiao Yeh

Kwan-Hua Chiao

Hui-Fang Chiao

Shih-Yang Chiao

Yun-Chuang Chiao

 

Weitere Publikationen von Autoren mit dem selben Namen

Testing the Fleischer-Laker switched-capacitor biquad using the diagnosis-after-test procedure., , und . ISOCC, Seite 179-184. IEEE, (2012)A fast-locking all-digital phase locked loop in 90nm CMOS for Gigascale systems., und . ISCAS, Seite 1134-1137. IEEE, (2014)A Fully Integrated BIST \(\Delta \Sigma \) ADC Using the In-Phase and Quadrature Waves Fitting Procedure., und . IEEE Trans. Instrumentation and Measurement, 63 (12): 2750-2760 (2014)A Digital Background Calibration Scheme for Pipelined ADCs Using Multiple-Correlation Estimation., und . ISCAS, Seite 1-5. IEEE, (2018)Gm-C filter with automatic calibration scheme., , , , , und . DDECS, Seite 206-209. IEEE, (2016)Design of a Fault-Injectable Fleischer-Laker Switched-Capacitor Biquad for Verifying the Static Linear Behavior Fault Model., und . Asian Test Symposium, Seite 62-66. IEEE Computer Society, (2013)An Enhanced Boundary Scan Architecture for Inter-Die Interconnect Leakage Measurement in 2.5D and 3D Packages., , , und . ATS, Seite 5-10. IEEE Computer Society, (2017)A Wireless Gauge Pressure Sensor with Enhanced Sensitivity Fabricated by Flexible PCB Technology For Intracranial Pressure Sensing., , , und . IEEE SENSORS, Seite 1-4. IEEE, (2019)A Cost Effective Output Response Analyzer for - Modulation Based BIST Systems., und . ATS, Seite 255-264. IEEE, (2006)A 17-nW, 0.5V, 500S/s, rail-to-rail SAR ADC with 8.1 effective number of bits., und . VLSI-DAT, Seite 1-4. IEEE, (2014)