( en | de | ru )

 

Disambiguierung von "Mao, Zhigang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Quantitative SEU Fault Evaluation for SRAM-Based FPGA Architectures and Synthesis Algorithms.

, , , , , , , und . FPL, Seite 282-285. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhigang Shen

Zhigang Zhang

Zhigang Zhang

Zhigang Gao

Zhigang Zhang

 

Weitere Publikationen von Autoren mit dem selben Namen

Implementation of Java Card Virtual Machine., , und . J. Comput. Sci. Technol., 15 (6): 591-596 (2000)An efficient VLSI architecture for extended variable block sizes motion estimation., , und . SoCC, Seite 347-350. IEEE, (2010)A novel soft error sensitivity characterization technique based on simulated fault injection and constrained association analysis., , und . ICECS, Seite 766-769. IEEE, (2008)Mapping Long-Term Spatiotemporal Dynamics of Pen Aquaculture in a Shallow Lake: Less Aquaculture Coming along Better Water Quality., , , , , , , , und . Remote. Sens., 12 (11): 1866 (2020)Towards Higher Performance and Robust Compilation for CGRA Modulo Scheduling., , , , , , und . IEEE Trans. Parallel Distributed Syst., 31 (9): 2201-2219 (2020)A Novel Architecture Design for Output Significance Aligned Flow with Adaptive Control in ReRAM-based Neural Network Accelerator., , , , , und . ACM Trans. Design Autom. Electr. Syst., 27 (6): 57:1-57:22 (2022)A Novel Resistive Memory-based Process-in-memory Architecture for Efficient Logic and Add Operations., , , , , , , und . ACM Trans. Design Autom. Electr. Syst., 24 (2): 25:1-25:22 (2019)Area-efficient HEVC IDCT/IDST architecture for 8K × 4K video decoding., , , und . IEICE Electron. Express, 13 (6): 20160019 (2016)A contactless testing methodology for pre-bond interposer., , , und . MWSCAS, Seite 1-4. IEEE, (2015)Enhanced Memory Reliability Against Multiple Cell Upsets Using Decimal Matrix Code., , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (1): 127-135 (2014)