( en | de | ru )

 

Disambiguierung von "Iwasaki, Hiroe"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low Delay 4K 120fps HEVC Decoder with Parallel Processing Architecture.

, , , , , , , und . COOL CHIPS, Seite 1-3. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Iwasaki, Hiroe
Eine Person hinzufügen mit dem Namen Iwasaki, Hiroe
 

Weitere Publikationen von Autoren mit dem selben Namen

MVC real-time video encoder for full-HDTV 3D video., , , , , , , , , und 2 andere Autor(en). ICCE, Seite 166-167. IEEE, (2012)Single-chip 4K 60fps 4: 2: 2 HEVC video encoder LSI with 8K scalability., , , , , , , , , und 5 andere Autor(en). VLSIC, Seite 54-. IEEE, (2015)An HEVC real-time encoding system with high quality HDR color representations., , , , , , und . ICCE, Seite 1-2. IEEE, (2018)A Low Power Motion Estimation Engine with Adaptive Bit-Shifted SAD Calculation., , , , und . ISCAS, Seite 1-5. IEEE, (2019)A Single-Chip 4K 60-fps 4: 2: 2 HEVC Video Encoder LSI Employing Efficient Motion Estimation and Mode Decision Framework With Scalability to 8K., , , , , , , , , und 3 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 26 (10): 1930-1938 (2018)A 1.1 W single-chip MPEG-2 HDTV codec LSI for embedding in consumer-oriented mobile codec systems., , , , , , , , , und . CICC, Seite 177-180. IEEE, (2003)An Efficient Reference Image Sharing Method for the Parallel Video Encoding Architecture., , , , , , , und . COOL CHIPS, Seite 1-3. IEEE, (2022)Advanced concurrent design environment for multimedia system LSIs., , , , und . Syst. Comput. Jpn., 33 (14): 72-80 (2002)Low Delay 4K 120fps HEVC Decoder with Parallel Processing Architecture., , , , , , , und . COOL CHIPS, Seite 1-3. IEEE, (2019)OpenCL-Based Design of an FPGA Accelerator for H.266/VVC Transform and Quantization., , , , , , , und . MWSCAS, Seite 1-4. IEEE, (2022)