( en | de | ru )

 

Disambiguierung von "Sedukhin, Stanislav G."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Blocked United Algorithm for the All-Pairs Shortest Paths Problem on Hybrid CPU-GPU Systems.

, , und . IEICE Trans. Inf. Syst., 95-D (12): 2759-2768 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Stanislav Laznicka

Stanislav Novak

Stanislav Nastassine

Stanislav Mráz

Stanislav Pandelov

 

Weitere Publikationen von Autoren mit dem selben Namen

Blocked United Algorithm for the All-Pairs Shortest Paths Problem on Hybrid CPU-GPU Systems., , und . IEICE Trans. Inf. Syst., 95-D (12): 2759-2768 (2012)Multi-level Optimization of Matrix Multiplication for GPU-equipped Systems., , , , und . ICCS, Volume 4 von Procedia Computer Science, Seite 342-351. Elsevier, (2011)Generalizing Matrix Multiplication for Efficient Computations on Modern Computers., und . PPAM (1), Volume 7203 von Lecture Notes in Computer Science, Seite 225-234. Springer, (2011)A new systolic architecture for pipeline prime factor DFT-algorithm.. Great Lakes Symposium on VLSI, Seite 40-45. IEEE, (1994)Matrix Inversion on the Cell/B.E. Processor., , und . HPCC, Seite 148-153. IEEE, (2009)Mesh-of-Tori: A Novel Interconnection Network for Frontal Plane Cellular Processors., und . ICNC, Seite 281-284. IEEE Computer Society, (2010)An Algorithm and Array Processor for Solving the Systems of Linear Equations.. PDPTA, Seite 307-316. CSREA Press, (1995)3D-DCT Processor and Its FPGA Implementation., , und . IEICE Trans. Inf. Syst., 94-D (7): 1409-1418 (2011)Orbital Systolic Algorithms and Array Processors for Solution of the Algebraic Path Problem., , und . IEICE Trans. Inf. Syst., 93-D (3): 534-541 (2010)Blocked All-Pairs Shortest Paths Algorithm for Hybrid CPU-GPU System., , und . HPCC, Seite 145-152. IEEE, (2011)