( en | de | ru )

 

Disambiguierung von "Raghavan, Praveen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Quantification of Sense Amplifier Offset Voltage Degradation due to Zero-and Run-Time Variability.

, , , , , , , und . ISVLSI, Seite 725-730. IEEE Computer Society, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Raghavan Vallur

Praveen Konidala

Paurush Praveen

Sarada Raghavan

Raghavan Chinnadurai

 

Weitere Publikationen von Autoren mit dem selben Namen

Exploration of Soft-Output MIMO Detector Implementations on Massive Parallel Processors., , , , , und . J. Signal Process. Syst., 64 (1): 75-92 (2011)Energy-Aware Interconnect Optimization for a Coarse Grained Reconfigurable Processor., , , , und . VLSI Design, Seite 201-207. IEEE Computer Society, (2008)The defect-centric perspective of device and circuit reliability - From individual defects to circuits., , , , , , , , , und 5 andere Autor(en). ESSDERC, Seite 218-225. IEEE, (2015)CMOS low-power transceivers for 60GHz multi Gbit/s communications., , , , , , , , , und 7 andere Autor(en). CICC, Seite 1-8. IEEE, (2013)Novel energy-efficient scalable soft-output SSFE MIMO detector architectures., , , , , und . ICSAMOS, Seite 165-171. IEEE, (2009)Architectures and Circuits for Software-Defined Radios: Scaling and Scalability for Low Cost and Low Energy., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 568-569. IEEE, (2007)An Energy Aware Design Space Exploration for VLIW AGU Model with Fine Grained Power Gating., , , , , und . DSD, Seite 693-700. IEEE Computer Society, (2011)Reduction of Register File Delay Due to Process Variability in VLIW Embedded Processors., , , , , und . ISCAS, Seite 121-124. IEEE, (2007)System-level assessment and area evaluation of Spin Wave logic circuits., , , , , , , und . NANOARCH, Seite 25-30. IEEE Computer Society/ACM, (2014)How much cost reduction justifies the adoption of monolithic 3D ICs at 7nm node?, , , , und . ICCAD, Seite 87. ACM, (2016)