( en | de | ru )

 

Disambiguierung von "Sakare, Mahendra"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analytical Modelling of a CMOS Inter Spike Interval Decoder for Resistive Crossbar based Brain Inspired Computing.

, , , und . VDAT, Seite 1-4. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mahendra Nath

Mahendra Samarawickrama

Mahendra Doshi

Mahendra Kothari

Mahendra Prasad

 

Weitere Publikationen von Autoren mit dem selben Namen

A PRBS Generator Using Merged XOR-D Flip-Flop as Building Blocks., , , , , und . Circuits Syst. Signal Process., 42 (11): 6813-6828 (November 2023)A low power 8 × 27-1 PRBS generator using Exclusive-OR gate merged D flip-flops., , , und . MWSCAS, Seite 779-782. IEEE, (2021)Bandwidth Enhancement of Flip-Flops Using Feedback for High-Speed Integrated Circuits., , und . IEEE Trans. Circuits Syst. II Express Briefs, 63-II (8): 768-772 (2016)A Double Cross-Coupled Delay Cell for High-Frequency Differential Ring VCOs., , , , , und . APCCAS, Seite 1-5. IEEE, (2023)Circuit implementation of on-chip trainable spiking neural network using CMOS based memristive STDP synapses and LIF neurons., , , und . Integr., (März 2024)Full CMOS Circuit for Brain-Inspired Associative Memory With On-Chip Trainable Memristive STDP Synapse., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (7): 993-1003 (2023)Design of a PRBS generator and a serializer using active inductor employed CML latch., , , und . MWSCAS, Seite 802-805. IEEE, (2021)Analysing Mismatch effect of CMOS Neurons in Spiking Neural Network with Winner-take-all Mechanism., , , und . NorCAS, Seite 1-7. IEEE, (2023)A Power and Area Efficient Architecture of a PRBS Generator With Multiple Outputs.. IEEE Trans. Circuits Syst. II Express Briefs, 64-II (8): 927-931 (2017)Full CMOS Implementation of Bidirectional Associative Memory Neural Network with Analog Memristive Synapse., , , und . MWSCAS, Seite 445-448. IEEE, (2021)