Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault Coverage Enhancement via Weighted Random Pattern Generation in BIST Using a DNN-Driven-PSO Approach., , , , , und . ICIT, Seite 228-233. IEEE, (2019)Low power finite state machine synthesis using power-gating., , und . Integr., 44 (3): 175-184 (2011)An ATE assisted DFD technique for volume diagnosis of scan chains., , , und . DAC, Seite 31:1-31:6. ACM, (2013)Programmable cellular automata based testbed for fault diagnosis in VLSI circuits., , und . VLSI Design, Seite 61-64. IEEE Computer Society, (1996)Efficient Signatures with Linear Space Complexity for Detecting Boolean Function Equivalence., und . VLSI Design, Seite 564-. IEEE Computer Society, (1998)Efficient Circuit Specific Pseudoexhaustive Testing with Cellular Automata.. Asian Test Symposium, Seite 188-193. IEEE Computer Society, (2002)A Cellular Automata Guided Obfuscation Strategy For Finite-State-Machine Synthesis., , und . DAC, Seite 90. ACM, (2019)A Combinational Logic Mapper for Actel's SX/AX Family., und . VLSI Design, Seite 669-672. IEEE Computer Society, (2005)Low Power Technology Mapping for LUT based FPGA Ä Genetic Algorithm Approach"., und . VLSI Design, Seite 79-84. IEEE Computer Society, (2003)Genetic Algorithm based Approach for Low Power Combinational Circuit Testing., und . VLSI Design, Seite 552-. IEEE Computer Society, (2003)