( en | de | ru )

 

Disambiguierung von "Bol, David"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-power half-rate dual-loop clock-recovery system in 28-nm FDSOI.

, , und . LASCAS, Seite 1-4. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gisela Bol

Markus Böl

Markus Böl

Renate Bol

Renate Bol

 

Weitere Publikationen von Autoren mit dem selben Namen

Gradient importance sampling: An efficient statistical extraction methodology of high-sigma SRAM dynamic characteristics., , , und . DATE, Seite 195-200. IEEE, (2018)Assessing the embodied carbon footprint of IoT edge devices with a bottom-up life-cycle approach., und . CoRR, (2021)A 0.4-V 0.66-fJ/Cycle Retentive True-Single-Phase-Clock 18T Flip-Flop in 28-nm Fully-Depleted SOI CMOS., und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (3): 935-945 (2018)Comparative analysis of redundancy schemes for soft-error detection in low-cost space applications., , und . VLSI-SoC, Seite 1-6. IEEE, (2016)The Environmental Footprint of IC Production: Meta-Analysis and Historical Trends., , , , , und . ESSDERC, Seite 352-355. IEEE, (2022)A 0.4V 0.08fJ/cycle retentive True-Single-Phase-Clock 18T Flip-Flop in 28nm FDSOI CMOS., und . ISCAS, Seite 1-4. IEEE, (2017)CAMEL: An Ultra-Low-Power VGA CMOS Imager based on a Time-Based DPS Array., , , , , und . ICDSC, Seite 155-159. ACM, (2016)Analysis and minimization of practical energy in 45nm subthreshold logic circuits., , , und . ICCD, Seite 294-300. IEEE Computer Society, (2008)A 40-to-80MHz Sub-4μW/MHz ULV Cortex-M0 MCU SoC in 28nm FDSOI With Dual-Loop Adaptive Back-Bias Generator for 20μs Wake-Up From Deep Fully Retentive Sleep Mode., , , , , , , , und . ISSCC, Seite 322-324. IEEE, (2019)Analysis and optimization for dynamic read stability in 28nm SRAM bitcells., , , , , und . ISCAS, Seite 1414-1417. IEEE, (2015)