( en | de | ru )

 

Disambiguierung von "Sangiovanni-Vincentelli, Alberto L."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Sequential synthesis using S1S.

, , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (10): 1149-1162 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Valerio Sangiovanni

Alberto Moreira

Alberto Coda

Alberto Fierro

Alberto Ricco

 

Weitere Publikationen von Autoren mit dem selben Namen

Using Multiple Levels of Abstractions in Embedded Software Design., , und . EMSOFT, Volume 2211 von Lecture Notes in Computer Science, Seite 324-343. Springer, (2001)A new simulation metric to determine safe environments and controllers for systems with unknown dynamics., , , , und . HSCC, Seite 185-196. ACM, (2019)A One-Class Support Vector Machine Calibration Method for Time Series Change Point Detection., , , , und . ICPHM, Seite 1-5. IEEE, (2019)Detecting and Diagnosing Incipient Building Faults Using Uncertainty Information from Deep Neural Networks., , , , , und . ICPHM, Seite 1-8. IEEE, (2019)Performance analysis of collaborative spatio-temporal processing for wireless sensor networks., , , , und . CCNC, Seite 325-329. IEEE, (2006)System-level design: orthogonalization of concerns andplatform-based design., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (12): 1523-1543 (2000)A Detailed Router Based on Incremental Routing Modifications: Mighty., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 6 (6): 942-955 (1987)Explicit and implicit algorithms for binate covering problems., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (7): 677-691 (1997)NOVA: state assignment of finite state machines for optimal two-level logic implementation., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 9 (9): 905-924 (1990)A synthesis and optimization procedure for fully and easily testable sequential machines., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 8 (10): 1100-1107 (1989)