( en | de | ru )

 

Disambiguierung von "Nii, Koji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A cost-effective 45nm 6T-SRAM reducing 50mV Vmin and 53% standby leakage with multi-Vt asymmetric halo MOS and write assist circuitry.

, , , , , , und . ISQED, Seite 438-441. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Koji Kameo

Koji Onoda

Koji Ota

Tomoko Kojima

Seth Nii-Annang

 

Weitere Publikationen von Autoren mit dem selben Namen

A stable chip-ID generating physical uncloneable function using random address errors in SRAM., , , , , , und . SoCC, Seite 143-147. IEEE, (2012)A 28nm High-κ metal-gate single-chip communications processor with 1.5GHz dual-core application processor and LTE/HSPA+-capable baseband processor., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 156-157. IEEE, (2013)Design Challenges in 3-D SoC Stacked With a 12.8 GB/s TSV Wide I/O DRAM., , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (3): 364-372 (2016)A 32×24-bit multiplier-accumulator with advanced rectangular styled Wallace-tree structure., , , , , und . ISCAS (1), Seite 73-76. IEEE, (2005)FEOL/BEOL wear-out estimator using stress-to-frequency conversion of voltage/temperature-sensitive ring oscillators for 28nm automotive MCUs., , , , , und . ESSCIRC, Seite 265-268. IEEE, (2016)28 nm 50% Power-Reducing Contacted Mask Read Only Memory Macro With 0.72-ns Read Access Time Using 2T Pair Bitcell and Dynamic Column Source Bias Control Technique., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 22 (3): 575-584 (2014)A low power SRAM using auto-backgate-controlled MT-CMOS., , , , , , , und . ISLPED, Seite 293-298. ACM, (1998)Worst-case analysis to obtain stable read/write DC margin of high density 6T-SRAM-array with local Vth variability., , , , , , , , und . ICCAD, Seite 398-405. IEEE Computer Society, (2005)The LSI implementation of a memory based field programmable device for MCU peripherals., , , , , , und . DDECS, Seite 183-188. IEEE Computer Society, (2014)Editorial TVLSI Positioning - Continuing and Accelerating an Upward Trajectory., , , , , , , , , und 47 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 27 (2): 253-280 (2019)