( en | de | ru )

 

Disambiguierung von "Carpenter, Gary D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dynamically Optimized Synchronous Communication for Low Power System on Chip Designs.

, , und . ICCD, Seite 134-139. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alexander Gary

Klaus Gary

Regina Gary

Bente Gary

Max Gary

 

Weitere Publikationen von Autoren mit dem selben Namen

Experience with building a commodity Intel-based ccNUMA system., , , , , , , , , und 5 andere Autor(en). IBM J. Res. Dev., 45 (2): 207-228 (2001)A 32-bit PowerPC system-on-a-chip with support for dynamic voltage scaling and dynamic frequency scaling., , , , , , , und . IEEE J. Solid State Circuits, 37 (11): 1441-1447 (2002)A Distributed Critical-Path Timing Monitor for a 65nm High-Performance Microprocessor., , , , , , , , und . ISSCC, Seite 398-399. IEEE, (2007)The design and application of the PowerPC 405LP energy-efficient system-on-a-chip., , und . IBM J. Res. Dev., 47 (5-6): 631-640 (2003)An on-chip dual supply charge pump system for 45nm PD SOI eDRAM., , , , , , , , , und 3 andere Autor(en). ESSCIRC, Seite 66-69. IEEE, (2008)On-Chip Delay Measurement Based Response Analysis for Timing Characterization., , , , , und . J. Electron. Test., 26 (6): 599-619 (2010)Dynamically Optimized Synchronous Communication for Low Power System on Chip Designs., , und . ICCD, Seite 134-139. IEEE Computer Society, (2003)A Scheme for On-Chip Timing Characterization., , , und . VTS, Seite 24-29. IEEE Computer Society, (2006)