Autor der Publikation

Time-Dependent Electromigration Modeling for Workload-Aware Design-Space Exploration in STT-MRAM.

, , , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (12): 5327-5332 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Variation-Aware Physics-Based Electromigration Modeling and Experimental Calibration for VLSI Interconnects., , , , , , , und . IRPS, Seite 1-6. IEEE, (2019)Assessment of critical Co electromigration parameters., , , , , , , , und . IRPS, Seite 8. IEEE, (2022)Impact of via geometry and line extension on via-electromigration in nano-interconnects., , , , und . IRPS, Seite 1-4. IEEE, (2023)Challenges for Interconnect Reliability: From Element to System Level., , , , und . ISPD, Seite 106. ACM, (2023)Determination of the influence of stent strut thickness using the finite element method: implications for vascular injury and in-stent restenosis., und . Medical Biol. Eng. Comput., 47 (4): 385-393 (2009)Design considerations for the mechanical integrity of airgaps in nano-interconnects under chip-package interaction; a numerical investigation., , , , , und . Microelectron. Reliab., (2016)System-Level Simulation of Electromigration in a 3 nm CMOS Power Delivery Network: The Effect of Grid Redundancy, Metallization Stack and Standard-Cell Currents., , , , und . IRPS, Seite 1-7. IEEE, (2022)Electromigration limits of copper nano-interconnects., , , und . IRPS, Seite 1-6. IEEE, (2021)Stress mitigation of 3D-stacking/packaging induced stresses., , , , , , , , und . IRPS, Seite 4. IEEE, (2018)Time-Dependent Electromigration Modeling for Workload-Aware Design-Space Exploration in STT-MRAM., , , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (12): 5327-5332 (2022)