( en | de | ru )

 

Disambiguierung von "Iyengar, Vijay S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Symbolic implication in test generation.

, , , und . EURO-DAC, Seite 492-496. EEE Computer Society, (1991)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Narayanaswamy Iyengar

Balakumar Vijayakrishnan

Iyengar Chokkana

Vijay Divi

Vijay Singh

 

Weitere Publikationen von Autoren mit dem selben Namen

Concurrent Fault Detection in Microprogrammed Control Units., und . IEEE Trans. Computers, 34 (9): 810-821 (1985)Transforming data to satisfy privacy constraints.. KDD, Seite 279-288. ACM, (2002)Evaluation of IT Portfolio Options by Linking to Business Services., , , und . DEECS, Volume 4055 von Lecture Notes in Computer Science, Seite 66-80. Springer, (2006)SLS-a fast switch-level simulator for MOS., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 7 (8): 838-849 (1988)On simulating faults in parallel., und . FTCS, Seite 110-115. IEEE Computer Society, (1988)A Formal Framework to Characterize Interpretability of Procedures., , , und . CoRR, (2017)Epi-SPIRE: a system for environmental and public health activity monitoring., , , , , , , , , und 4 andere Autor(en). ICME, Seite 713-716. IEEE Computer Society, (2003)Architectural Verification of Processors Using Symbolic Instruction Graphs., , , , , und . ICCD, Seite 454-459. IEEE Computer Society, (1994)Constraint Slving for Test Case Generation., und . ICCD, Seite 245-248. IEEE Computer Society, (1992)Timing Analysis Using Functional Analysis., und . IEEE Trans. Computers, 37 (10): 1309-1315 (1988)