Autor der Publikation

A VLSI implementation of an arithmetic coder for image compression.

, , und . EUROMICRO, Seite 591-. IEEE Computer Society, (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

New model for arithmetic coding/decoding of multilevel images based on a cache memory., und . ICECS, Seite 697-700. IEEE, (1999)Digit On-line Large Radix CORDIC Rotator., , , , und . ASAP, Seite 246-257. IEEE Computer Society, (1995)A VLSI implementation of an arithmetic coder for image compression., , und . EUROMICRO, Seite 591-. IEEE Computer Society, (1997)Truncated SIMD Multiplier Architecture for Approximate Computing in Low-Power Programmable Processors., und . IEEE Access, (2019)Architecture and Implementation of a Data Compression System at Switch-Level in ATA-over-Ethernet Storage Networks., und . DSD, Seite 799-802. IEEE Computer Society, (2013)A Combined Memory Compression And Hierarchical Motion Estimation Architecture For Video Encoding In Embedded Systems., und . DSD, Seite 269-274. IEEE Computer Society, (2006)A Unified Architecture for H.264 Multiple Block-Size DCT with Fast and Low Cost Quantization., und . DSD, Seite 407-414. IEEE Computer Society, (2006)Architectures for arithmetic coding in image compression., und . EUSIPCO, Seite 1-4. IEEE, (2000)Performance analysis of massively parallel embedded hardware architectures for retinal image processing., , , und . EURASIP J. Image Video Process., (2011)Floating Point Calculation of the Cube Function on FPGAs.. IEEE Trans. Parallel Distributed Syst., 34 (1): 372-382 (2023)