( en | de | ru )

 

Disambiguierung von "Hamzaoglu, Fatih"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4.2GHz 0.3mm2 256kb Dual-Vcc SRAM Building Block in 65nm CMOS.

, , , , , , , , , , , , und . ISSCC, Seite 2572-2581. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Abdelhak Fatihi

Fatih Bayazit

Fatih Bilgili

Fatih Koyuncu

Fatih Ceteci

 

Weitere Publikationen von Autoren mit dem selben Namen

Circuit-level techniques to control gate leakage for sub-100nm CMOS., und . ISLPED, Seite 60-63. ACM, (2002)Multi-Phase 1 GHz Voltage Doubler Charge Pump in 32 nm Logic Process., , , , , , und . IEEE J. Solid State Circuits, 45 (4): 751-758 (2010)A 3-GHz 70-mb SRAM in 65-nm CMOS technology with integrated column-based dynamic power supply., , , , , , , , und . IEEE J. Solid State Circuits, 41 (1): 146-151 (2006)A 4.2GHz 0.3mm2 256kb Dual-Vcc SRAM Building Block in 65nm CMOS., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 2572-2581. IEEE, (2006)A 4.0 GHz 291Mb voltage-scalable SRAM design in 32nm high-κ metal-gate CMOS with integrated power management., , , , , , , , und . ISSCC, Seite 456-457. IEEE, (2009)A 1 Gb 2 GHz 128 GB/s Bandwidth Embedded DRAM in 22 nm Tri-Gate CMOS Technology., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 50 (1): 150-157 (2015)Analysis of dual-VT SRAM cells with full-swing single-ended bit line sensing for on-chip cache., , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (2): 91-95 (2002)An offset-cancelling four-phase voltage sense amplifier for resistive memories in 14nm CMOS., , , und . CICC, Seite 1-4. IEEE, (2017)Gain-Cell CIM: Leakage and Bitline Swing Aware 2T1C Gain-Cell eDRAM Compute in Memory Design with Bitline Precharge DACs and Compact Schmitt Trigger ADCs., , , , und . VLSI Technology and Circuits, Seite 112-113. IEEE, (2022)16.2 eDRAM-CIM: Compute-In-Memory Design with Reconfigurable Embedded-Dynamic-Memory Array Realizing Adaptive Data Converters and Charge-Domain Computing., , , , , und . ISSCC, Seite 248-250. IEEE, (2021)