Autor der Publikation

Circuit design of a dual-versioning L1 data cache for optimistic concurrency.

, , , , , und . ACM Great Lakes Symposium on VLSI, Seite 325-330. ACM, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

RMS-TM: a comprehensive benchmark suite for transactional memory systems (abstracts only)., , , , , und . SIGMETRICS Perform. Evaluation Rev., 39 (3): 19 (2011)Hardware transactional memory with software-defined conflicts., , , , , , , und . ACM Trans. Archit. Code Optim., 8 (4): 31:1-31:20 (2012)Improving the energy efficiency of hardware-assisted watchpoint systems., , , , und . DAC, Seite 54:1-54:6. ACM, (2013)System-level power estimation tool for embedded processor based platforms., , , , , und . RAPIDO, Seite 5:1-5:8. ACM, (2014)PaRV: Parallelizing Runtime Detection and Prevention of Concurrency Errors., , , , und . RV, Volume 7687 von Lecture Notes in Computer Science, Seite 42-47. Springer, (2012)Hardware Versus Software Fault Injection of Modern Undervolted SRAMs., , , , , und . CoRR, (2019)Transactional Memory for Reliability., und . Transactional Memory, Volume 8913 von Lecture Notes in Computer Science, Springer, (2015)VIA: A Smart Scratchpad for Vector Units with Application to Sparse Matrix Computations., , , , , , , , und . HPCA, Seite 921-934. IEEE, (2021)VAQUERO: A Scratchpad-based Vector Accelerator for Query Processing., , , , , , , und . HPCA, Seite 1289-1302. IEEE, (2023)Architectural Support for Fair Reader-Writer Locking., , , , , , und . MICRO, Seite 275-286. IEEE Computer Society, (2010)