( en | de | ru )

 

Disambiguierung von "Lee, Robin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
12.3 A low-power and high-performance 10nm SRAM architecture for mobile applications.

, , , , , , , , , , , , , und . ISSCC, Seite 210-211. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vincent Robin

Claus Robinski

Nehemia Robinson

Meinhard Robinow

Frank-Jürgen Robine

 

Weitere Publikationen von Autoren mit dem selben Namen

A 20nm 112Mb SRAM in High-к metal-gate with assist circuitry for low-leakage and low-VMIN applications., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 316-317. IEEE, (2013)A 28nm high-k metal-gate SRAM with Asynchronous Cross-Couple Read Assist (AC2RA) circuitry achieving 3x reduction on speed variation for single ended arrays., , , , , , , und . VLSIC, Seite 64-65. IEEE, (2012)A 3nm 256Mb SRAM in FinFET Technology with New Array Banking Architecture and Write-Assist Circuitry Scheme for High-Density and Low-VMIN Applications., , , , , , , , , und 8 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)A Differential Data-Aware Power-Supplied (D 2 AP) 8T SRAM Cell With Expanded Write/Read Stabilities for Lower VDDmin Applications., , , , , , , und . IEEE J. Solid State Circuits, 45 (6): 1234-1245 (2010)12.3 A low-power and high-performance 10nm SRAM architecture for mobile applications., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 210-211. IEEE, (2017)Developing a DSS for Allocating Gates to Flights at an International Airport., , , , und . IJDSST, 1 (1): 46-68 (2009)A 0.6 V Dual-Rail Compiler SRAM Design on 45 nm CMOS Technology With Adaptive SRAM Power for Lower VDD_min VLSIs., , , , , , , und . IEEE J. Solid State Circuits, 44 (4): 1209-1215 (2009)15.1 A 5nm 135Mb SRAM in EUV and High-Mobility-Channel FinFET Technology with Metal Coupling and Charge-Sharing Write-Assist Circuitry Schemes for High-Density and Low-VMIN Applications., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 238-240. IEEE, (2020)A configurable 2-in-1 SRAM compiler with constant-negative-level write driver for low Vmin in 16nm Fin-FET CMOS., , , , , und . A-SSCC, Seite 145-148. IEEE, (2014)A 5-nm 135-Mb SRAM in EUV and High-Mobility Channel FinFET Technology With Metal Coupling and Charge-Sharing Write-Assist Circuitry Schemes for High-Density and Low-VMIN Applications., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 56 (1): 179-187 (2021)