Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Combining sequentialization-based verification of multi-threaded C programs with symbolic Partial Order Reduction., , , und . Int. J. Softw. Tools Technol. Transf., 21 (5): 545-565 (2019)Towards Formal Verification of Plans for Cognition-Enabled Autonomous Robotic Agents., , , , und . DSD, Seite 129-136. IEEE, (2019)RVX - A Tool for Concolic Testing of Embedded Binaries Targeting RISC-V Platforms., , und . ATVA, Volume 12302 von Lecture Notes in Computer Science, Seite 543-549. Springer, (2020)Specification-Based Symbolic Execution for Stateful Network Protocol Implementations in IoT., , und . IEEE Internet Things J., 10 (11): 9544-9555 (Juni 2023)Towards Quantification and Visualization of the Effects of Concretization During Concolic Testing., , und . IEEE Embed. Syst. Lett., 14 (4): 195-198 (2022)Adaptive Simulation with Virtual Prototypes for RISC-V: Switching Between Fast and Accurate at Runtime., , , und . ICCD, Seite 312-315. IEEE, (2020)Advanced Environment Modeling and Interaction in an Open Source RISC-V Virtual Prototype., , und . ACM Great Lakes Symposium on VLSI, Seite 193-197. ACM, (2022)An Effective Methodology for Integrating Concolic Testing with SystemC-based Virtual Prototypes., , und . DATE, Seite 218-221. IEEE, (2021)Towards Reliable Spatial Memory Safety for Embedded Software by Combining Checked C with Concolic Testing., , und . DAC, Seite 667-672. IEEE, (2021)Task Mapping and Scheduling in FPGA-based Heterogeneous Real-time Systems: A RISC-V Case-Study., , , , und . DSD, Seite 134-141. IEEE, (2022)