Autor der Publikation

A 155.52 mbps-3.125 gbps continuous-rate clock and data recovery circuit.

, , , , und . IEEE J. Solid State Circuits, 41 (6): 1380-1390 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An All-Digital Fast-Locking Programmable DLL-Based Clock Generator., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 55-I (1): 361-369 (2008)A 155.52 mbps-3.125 gbps continuous-rate clock and data recovery circuit., , , , und . IEEE J. Solid State Circuits, 41 (6): 1380-1390 (2006)