( en | de | ru )

 

Disambiguierung von "Craninckx, Jan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 3.3-GS/s 6-b Fully Dynamic Pipelined ADC With Linearized Dynamic Amplifier.

, , , , , , , und . IEEE J. Solid State Circuits, 57 (6): 1673-1683 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tsai-Yu Jansen

Einfluss der Konversion laparoskopischer Operationen auf Tumorwachstum, hepatische Metastasierung und Tumorangiogenese. Uni Heidelberg, (2010)

Dirk Jansen

Temperaturkorrektur von mit dem Falling-Weight-Deflectometer gemessenen Deflexionen auf Asphaltbefestigungen. Uni Duisburg-Essen, (2009)

Matthäus Janczyk

Synthese funktionalisierter Trinukleotide und ihre Anwendung bei der Randomisierung. Uni Greifswald, (2009)

Christoph Janello

Wertschöpfung im digitalisierten Buchmarkt. Uni München, (2010)

Richard Janissen

Biomolecular based nano-manipulation with a combined atomic force microscope and single molecule fluorescence setup. Uni Düsseldorf, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

A 40nm CMOS highly linear 0.4-to-6GHz receiver resilient to 0dBm out-of-band blockers., , , , , , und . ISSCC, Seite 62-64. IEEE, (2011)A multiband LTE SAW-less modulator with -160dBc/Hz RX-band noise in 40nm LP CMOS., , , , , und . ISSCC, Seite 374-376. IEEE, (2011)An electrical-balance duplexer for in-band full-duplex with <-85dBm in-band distortion at +10dBm TX-power., , , , und . ESSCIRC, Seite 176-179. IEEE, (2015)A 1.8-GHz low-phase-noise CMOS VCO using optimized hollow spiral inductors., und . IEEE J. Solid State Circuits, 32 (5): 736-744 (1997)A 1-GS/s, 12-b, Single-Channel Pipelined ADC With Dead-Zone-Degenerated Ring Amplifiers., , , , und . IEEE J. Solid State Circuits, 54 (3): 646-658 (2019)A Compact, Low-Power Analog Front-End With Event-Driven Input Biasing for High-Density Neural Recording in 22-nm FDSOI., , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (3): 804-808 (2022)A Design Approach for Power-Optimized Fully Reconfigurable Delta Sigma A/D Converter for 4G Radios., , und . IEEE Trans. Circuits Syst. II Express Briefs, 55-II (3): 229-233 (2008)A 40 nm CMOS 0.4-6 GHz Receiver Resilient to Out-of-Band Blockers., , , , , , , und . IEEE J. Solid State Circuits, 46 (7): 1659-1671 (2011)Correction to Ä 70 dB DR 10 b 0-to-80 MS/s Current-Integrating SAR ADC With Adaptive Dynamic Range"., , , , und . IEEE J. Solid State Circuits, 50 (2): 619 (2015)A Self-Calibrated 16-GHz Subsampling-PLL-Based Fast-Chirp FMCW Modulator With 1.5-GHz Bandwidth., , , und . IEEE J. Solid State Circuits, 54 (12): 3503-3512 (2019)