( en | de | ru )

 

Disambiguierung von "Shi, Runbin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
AWB-GCN: A Graph Convolutional Network Accelerator with Runtime Workload Rebalancing.

, , , , , , , , , , und . MICRO, Seite 922-936. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Huili Shi

Lei Shi

Zhanjun Shi

Jian Shi

Renhu Shi

 

Weitere Publikationen von Autoren mit dem selben Namen

Mix and Match: A Novel FPGA-Centric Deep Neural Network Quantization Framework., , , , , , , und . CoRR, (2020)A programmable baseband processor for massive MIMO uplink multi-user detection., , , , , und . ASICON, Seite 1-4. IEEE, (2015)Dynamic Sparse Training: Find Efficient Sparse Network From Scratch With Trainable Masked Layers., , , , und . ICLR, OpenReview.net, (2020)FTDL: An FPGA-tailored Architecture for Deep Learning Systems., , , , , und . FPGA, Seite 320. ACM, (2020)ECI: a Customizable Cache Coherency Stack for Hybrid FPGA-CPU Architectures., , , , , , und . CoRR, (2022)Mix and Match: A Novel FPGA-Centric Deep Neural Network Quantization Framework., , , , , , , und . HPCA, Seite 208-220. IEEE, (2021)AWB-GCN: A Graph Convolutional Network Accelerator with Runtime Workload Rebalancing., , , , , , , , , und 1 andere Autor(en). MICRO, Seite 922-936. IEEE, (2020)Co-design Hardware and Algorithm for Vector Search., , , , , , , , , und 1 andere Autor(en). CoRR, (2023)FTDL: A Tailored FPGA-Overlay for Deep Learning with High Scalability., , , , , , und . DAC, Seite 1-6. IEEE, (2020)CSB-RNN: a faster-than-realtime RNN acceleration framework with compressed structured blocks., , , , , , , , und . ICS, Seite 24:1-24:12. ACM, (2020)