Autor der Publikation

Low-cost hardware architecture design for 3D warping engine in multiview video applications.

, , und . ISCAS, Seite 2964-2967. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 212MPixels/s 4096×2160p multiview video encoder chip for 3D/quad HDTV applications., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 154-155. IEEE, (2009)An efficient architecture for two-dimensional discrete wavelet transform., und . IEEE Trans. Circuits Syst. Video Techn., 11 (4): 536-545 (2001)Analysis and architecture design of block-coding engine for EBCOT in JPEG 2000., , , und . IEEE Trans. Circuits Syst. Video Techn., 13 (3): 219-230 (2003)A data-interlacing architecture with two-dimensional data-reuse for full-search block-matching algorithm., und . IEEE Trans. Circuits Syst. Video Techn., 8 (2): 124-127 (1998)Reconfigurable architecture for video applications., , , , und . SoCC, Seite 21-24. IEEE, (2007)CDSP: an application-specific digital signal processor for third generation wireless communications., , und . IEEE Trans. Consumer Electronics, 47 (3): 672-677 (2001)Low-power multi-processor system architecture design for universal biomedical signal processing., , und . ISCAS, Seite 857-860. IEEE, (2013)Flipping structure: an efficient VLSI architecture for lifting-based discrete wavelet transform., , und . APCCAS (1), Seite 383-388. IEEE, (2002)Fast prediction algorithm of adaptive GOP structure for SVC., , , und . VCIP, Volume 6508 von SPIE Proceedings, Seite 65080U. SPIE, (2007)Accurate and Bandwidth Efficient Architecture for CNN-based Full-HD Super-Resolution., , , und . ISCAS, Seite 1-5. IEEE, (2018)