Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A high resolution capacitance deviation-to-digital converter utilizing time stretching., , , , und . SoCC, Seite 83-86. IEEE, (2009)A PVT-insensitive time-to-digital converter using fractional difference Vernier delay lines., , , und . SoCC, Seite 43-46. IEEE, (2009)Graphical-character-based shredded Chinese document reconstruction., und . Multimedia Tools Appl., 76 (10): 12871-12891 (2017)Clock Ensemble Algorithm Test in the Establishment of Space-Based Time Reference., , , und . Remote. Sens., 15 (5): 1227 (März 2023)Highest Wireless Power: Inductively Coupled Or RF?, und . ISQED, Seite 298-301. IEEE, (2020)A 14.6 ps Resolution, 50 ns Input-Range Cyclic Time-to-Digital Converter Using Fractional Difference Conversion Method., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 57-I (12): 3064-3072 (2010)Highest Maximum Power Point of Radially Distant Inductively Coupled Power Receivers With Deep Submicron CMOS., und . IEEE Trans. Ind. Informatics, 16 (2): 1086-1093 (2020)180-nm 85%-Efficient Inductively Coupled Switched Resonant Half-Bridge Power Receiver., und . IEEE Trans. Circuits Syst. II Express Briefs, 66-II (6): 983-987 (2019)Generating the highest power with a tiny and distant inductively coupled coil., und . ISIE, Seite 477-480. IEEE, (2016)High-resolution and wide-dynamic range time-to-digital converter with a multi-phase cyclic Vernier delay line., , , , , , , und . ESSCIRC, Seite 311-314. IEEE, (2013)