( en | de | ru )

 

Disambiguierung von "Canet, Pierre"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
True random number generation exploiting SET voltage variability in resistive RAM memory arrays.

, , , , , , und . NVMTS, Seite 1-5. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Carolina Codina Canet

Pierre Gottschlich

Pierre Mattern

Pierre Mangold

Pierre Venet

 

Weitere Publikationen von Autoren mit dem selben Namen

True random number generation exploiting SET voltage variability in resistive RAM memory arrays., , , , , , und . NVMTS, Seite 1-5. IEEE, (2019)Access resistor modelling for EEPROM's retention test vehicle., , und . Microelectron. Reliab., 53 (9-11): 1218-1223 (2013)Extraction of Fowler-Nordheim parameters of thin SiO2 oxide film including polysilicon gate depletion: validation with an EEPROM memory cell., , , , und . ISCAS, Seite 441-444. IEEE, (2000)Impact of endurance degradation on the programming efficiency and the energy consumption of NOR flash memories., , , , und . Microelectron. Reliab., 54 (9-10): 2262-2265 (2014)Extraction of 3D parasitic capacitances in 90 nm and 22 nm NAND flash memories., , , , , , und . Microelectron. Reliab., 49 (9-11): 1056-1059 (2009)Modeling of a floating-gate EEPROM cell using a charge sheet approach including variable tunneling capacitance and polysilicon gate depletion effect., , , , und . ISCAS (4), Seite 822-825. IEEE, (2001)Flash Memory Cell Compact Modeling Using PSP Model., , , , und . BMAS, Seite 45-49. IEEE, (2008)Impact of resistive paths on NVM array reliability: Application to Flash & ReRAM memories., , und . Microelectron. Reliab., (2016)Modeling charge variation during data retention of MLC Flash memories., , , , , und . Microelectron. Reliab., 49 (9-11): 1060-1063 (2009)An Augmented OxRAM Synapse for Spiking Neural Network (SNN) Circuits., , , , , und . DTIS, Seite 1-5. IEEE, (2019)