( en | de | ru )

 

Disambiguierung von "Bajwa, Raminder Singh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Implementing a family of high performance, micrograined architectures.

, , , , und . ASAP, Seite 191-205. IEEE, (1992)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Raminder Singh

Raminder Singh

Sohan Singh

Sudhir Singh

Arunoday Singh

 

Weitere Publikationen von Autoren mit dem selben Namen

Architecture-level power estimation and design experiments., , und . ACM Trans. Design Autom. Electr. Syst., 6 (1): 50-66 (2001)A unified approach in the analysis of latches and flip-flops for low-power systems., , und . ISLPED, Seite 227-232. ACM, (1998)Comparative analysis of latches and flip-flops for high-performance systems., , und . ICCD, Seite 264-269. IEEE Computer Society, (1998)Rapid prototyping with programmable control paths., , , und . ASAP, Seite 69-74. IEEE, (1994)Area Time Trade-Offs in Micro-Grain VLSI Array Architectures., , und . IEEE Trans. Computers, 43 (10): 1121-1128 (1994)Simultaneous speech segmentation and phoneme recognition using dynamic programming., , und . ICASSP, Seite 3213-3216. IEEE Computer Society, (1996)The MGAP's programming environment and the *C++ language., , und . ASAP, Seite 121-124. IEEE Computer Society, (1995)Stage-skip pipeline: a low power processor architecture using a decoded instruction buffer., , , , , , , und . ISLPED, Seite 353-358. IEEE, (1996)Validation of an Architectural Level Power Analysis Technique., , , und . DAC, Seite 242-245. ACM Press, (1998)The design and implementation of the Arithmetic Cube II, a VLSI signal processing system., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 1 (4): 491-502 (1993)