( en | de | ru )

 

Disambiguierung von "Kull, Lukas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 161-mW 56-Gb/s ADC-Based Discrete Multitone Wireline Receiver Data-Path in 14-nm FinFET.

, , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 55 (1): 38-48 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Melanie Kull

Produktion des staphylolytischen Enzyms Lysostaphin in Staphylokokken und Charakterisierung einer femB-Deletionsmutante in Staphylococcus carnosus TM300. Uni Tübingen, (2009)

Edgar Kull

Wilhelmine Kull

Michael Kull

Wiebke Kull

 

Weitere Publikationen von Autoren mit dem selben Namen

A 5.7mW/Gb/s 24-to-240Ω 1.6Gb/s thin-oxide DDR transmitter with 1.9-to-7.6V/ns clock-feathering slew-rate control in 22nm CMOS., , , , , , , , und . ISSCC, Seite 310-311. IEEE, (2013)23.6 A 30Gb/s 0.8pJ/b 14nm FinFET receiver data-path., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 408-409. IEEE, (2016)A 24-to-72GS/s 8b time-interleaved SAR ADC with 2.0-to-3.3pJ/conversion and >30dB SNDR at nyquist in 14nm CMOS FinFET., , , , , , , , , und . ISSCC, Seite 358-360. IEEE, (2018)Design Techniques for High-Speed Multi-Level Viterbi Detectors and Trellis-Coded-Modulation Decoders., , , , , , , , , und 3 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (10): 3529-3542 (2018)20.3 A feedforward controlled on-chip switched-capacitor voltage regulator delivering 10W in 32nm SOI CMOS., , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)DDR4 transmitter with AC-boost equalization and wide-band voltage regulators for thin-oxide protection in 14-nm SOI CMOS technology., , , , , , , , , und 1 andere Autor(en). ESSCIRC, Seite 115-118. IEEE, (2017)A 161-mW 56-Gb/s ADC-Based Discrete Multitone Wireline Receiver Data-Path in 14-nm FinFET., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 55 (1): 38-48 (2020)Parallel Implementation Technique of Digital Equalizer for Ultra-High-Speed Wireline Receiver., , , , , , , , , und 3 andere Autor(en). ISCAS, Seite 1-5. IEEE, (2018)A 4.8pJ/b 56Gb/s ADC-Based PAM-4 Wireline Receiver Data-Path with Cyclic Prefix in 14nm FinFET., , , , , , , , , und 6 andere Autor(en). A-SSCC, Seite 239-240. IEEE, (2019)A 12-bit 300-MS/s SAR ADC With Inverter-Based Preamplifier and Common-Mode-Regulation DAC in 14-nm CMOS FinFET., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 53 (11): 3268-3279 (2018)