Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An Industrial Approach to Core-Based System Chip Testing.. VLSI-SOC, Volume 218 von IFIP Conference Proceedings, Seite 389-400. Kluwer, (2001)How Useful are the ITC 02 SoC Test Benchmarks?, und . IEEE Des. Test Comput., 19 (5): 120, 119 (2002)SOC test architecture design for efficient utilization of test bandwidth., und . ACM Trans. Design Autom. Electr. Syst., 8 (4): 399-429 (2003)Conference Reports., , , , , und . IEEE Des. Test Comput., 23 (4): 262-265 (2006)Guest Editors' Introduction: Addressing the Challenges of Debug and Diagnosis., und . IEEE Des. Test Comput., 25 (3): 206-207 (2008)Device-Aware Test for Back-Hopping Defects in STT-MRAMs., , , , , , , , und . DATE, Seite 1-6. IEEE, (2023)Characterization, Modeling and Test of Synthetic Anti-Ferromagnet Flip Defect in STT-MRAMs., , , , , und . ITC, Seite 1-10. IEEE, (2020)Defect-Location Identification for Cell-Aware Test., , , , , und . LATS, Seite 1-6. IEEE, (2019)Challenges and emerging solutions in testing TSV-based 2 1 over 2D- and 3D-stacked ICs.. DATE, Seite 1277-1282. IEEE, (2012)Layout-Driven SOC Test Architecture Design for Test Time and Wire Length Minimization., und . DATE, Seite 10738-10741. IEEE Computer Society, (2003)