Autor der Publikation

Multi-hop routing of multi-terminal nets for evaluation of hybrid multi-FPGA boards.

, , und . FPT, Seite 298-301. IEEE, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An automated data path synthesizer for a canonic structure, implementable in VLSI., , und . DAC, Seite 381-387. ACM, (1985)Strap-down Pedestrian Dead-Reckoning system., , , und . IPIN, Seite 1-7. IEEE, (2011)Efficient Embedding of Partitioned Circuits onto Multi-FPGA Boards., , und . FPL, Volume 1896 von Lecture Notes in Computer Science, Seite 201-210. Springer, (2000)An Efficient Technique for Mapping RTL Structures onto FPGAs., , und . FPL, Volume 849 von Lecture Notes in Computer Science, Seite 99-110. Springer, (1994)Rapid Resource-Constrained Hardware Performance Estimation., , , und . IEEE International Workshop on Rapid System Prototyping, Seite 40-46. IEEE Computer Society, (2006)Circuit partitioning with partial order for mixed simulation emulation environment., , und . RSP, Seite 201-209. IEEE Computer Society, (1995)Recognition of consonants using an ARMA model of the speech signal., und . ICASSP, Seite 292-295. IEEE, (1984)Integrated On-Chip Storage Evaluation in ASIP Synthesis., , und . VLSI Design, Seite 274-279. IEEE Computer Society, (2005)A Novel Approach to Compute Spatial Reuse in the Design of Custom Instructions., , und . VLSI Design, Seite 348-353. IEEE Computer Society, (2008)Scheduling of Outputs in Grammar-based Hardware Synthesis of Data Communication Protocols., , und . DATE, Seite 596-603. IEEE Computer Society, (1998)