( en | de | ru )

 

Disambiguierung von "Koibuchi, Michihiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Lightweight Fault-Tolerant Mechanism for Network-on-Chip.

, , , und . NOCS, Seite 13-22. IEEE Computer Society, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michihiro Saito

 

Weitere Publikationen von Autoren mit dem selben Namen

The Impact of Application Mapping on Non-Random and Random Network Topologies., und . ISPA/BDCloud/SocialCom/SustainCom, Seite 16-25. IEEE, (2019)MMLRU Selection Function: A Simple and Efficient Output Selection Function in Adaptive Routing., , und . IEICE Trans. Inf. Syst., 88-D (1): 109-118 (2005)Architectural Design of Next-Generation Science Information Network., , , , , , und . IEICE Trans. Commun., 90-B (5): 1061-1070 (2007)A Switch-Tagged Routing Methodology for PC Clusters with VLAN Ethernet., , , und . IEEE Trans. Parallel Distributed Syst., 22 (2): 217-230 (2011)Designing High-Performance Interconnection Networks with Host-Switch Graphs., , , , und . IEEE Trans. Parallel Distributed Syst., 30 (2): 315-330 (2019)A link removal methodology for Networks-on-Chip on reconfigurable systems., , , und . FPL, Seite 269-274. IEEE, (2008)SINET5: A low-latency and high-bandwidth backbone network for SDN/NFV Era., , , , , , , , , und 1 andere Autor(en). ICC, Seite 1-7. IEEE, (2017)A Generalized Theory Based on the Turn Model for Deadlock-Free Irregular Networks., , , , und . IEICE Trans. Inf. Syst., 103-D (1): 101-110 (2020)OPTWEB: A Lightweight Fully Connected Inter-FPGA Network for Efficient Collectives., , , und . IEEE Trans. Computers, 70 (6): 849-862 (2021)An Effective Design of Deadlock-Free Routing Algorithms Based on 2D Turn Model for Irregular Networks., , und . IEEE Trans. Parallel Distributed Syst., 18 (3): 320-333 (2007)