( en | de | ru )

 

Disambiguierung von "Wei, Gu-Yeon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PerfSAGE: Generalized Inference Performance Predictor for Arbitrary Deep Learning Models on Edge Devices.

, , , , , , , , und . CoRR, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Gu

Wei Gu

Sang-Chun Yeon

Yeon Ha

Wei Wei

 

Weitere Publikationen von Autoren mit dem selben Namen

Automating Design of Voltage Interpolation to Address Process Variations., , , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (3): 383-396 (2011)A 16-nm SoC for Noise-Robust Speech and NLP Edge AI Inference With Bayesian Sound Source Separation and Attention-Based DNNs., , , , , , , , , und . IEEE J. Solid State Circuits, 58 (2): 569-581 (Februar 2023)A case for efficient accelerator design space exploration via Bayesian optimization., , , , , , und . ISLPED, Seite 1-6. IEEE, (2017)The HELIX project: overview and directions., , , , und . DAC, Seite 277-282. ACM, (2012)Evaluation of voltage stacking for near-threshold multicore computing., , und . ISLPED, Seite 373-378. ACM, (2012)Towards a software approach to mitigate voltage emergencies., , , , und . ISLPED, Seite 123-128. ACM, (2007)SMAUG: End-to-End Full-Stack Simulation Infrastructure for Deep Learning Workloads., , , , , und . ACM Trans. Archit. Code Optim., 17 (4): 39:1-39:26 (2020)Replacing 6T SRAMs with 3T1D DRAMs in the L1 Data Cache to Combat Process Variability., , , und . IEEE Micro, 28 (1): 60-68 (2008)Predicting Voltage Droops Using Recurring Program and Microarchitectural Event Activity., , , , , und . IEEE Micro, 30 (1): 110 (2010)Helix: Making the Extraction of Thread-Level Parallelism Mainstream., , , , und . IEEE Micro, 32 (4): 8-18 (2012)